IEC 61000

ESD-Qualifizierungsanforderungen für Systeme hängen stark von idealen Entladungsmodellen wie IEC 61000-4-2 ab. Die „IEC Gun“-Emulation (z. B. im Labor reproduziert) der Entladung in ein System stellt einen „typischen“ Entladungswiderstand eines in der Hand gehaltenen Metallobjekts durch einen „typischen“ Menschen dar, der auf verschiedene Prüfspannungsniveaus aufgeladen wird. Methoden des 3D-Feldlösers und der Knotensimulation (z. B. reproduziert in einem virtualisierten Computermodell) können ebenfalls angewendet werden, um den Vergleich verschiedener Konfigurationen und Testbedingungen zu beschleunigen.

HMM (Human Metal Model) ist ein weit verbreiteter Begriff für System- und Gerätemodelle, die einem menschlichen Körper ähneln, wobei ein Metallgegenstand (z. B. eine Pinzette) den letzten Kontakt (Abbildung 1) zu einem auf einer Leiterplatte installierten Halbleiterbauelement herstellt. Als Nebenprodukt von ESD-„Kanonen“ (verwirrenderweise auch als „Simulatoren“ bezeichnet), die zur Nachahmung dieser Art von Ereignissen entwickelt wurden, erzeugen diese Entladungen erhebliche E- und H-Felder im RF/EMI-Spektrum, die sich über alle nahegelegenen Schaltkreise koppeln können und nicht nur die Geräte im Knotenschaltungsmodell. Darüber hinaus lässt der große Bereich der Kalibrierungstoleranzen in der IEC-Definition für die Pistolenkonformität Spielraum für dramatische Abweichungen bei den Stromimpulsströmen (Abbildung 2) und der Gesamtenergie, die an eine beliebige Last oder Klemme abgegeben wird (Abbildung 3). Dies kann natürlich zu ebenso dramatischen Abweichungen in der gemessenen Robustheit und Wiederholbarkeit zwischen Waffen, zwischen Laboren an verschiedenen Standorten, zwischen Testterminen am selben Standort und zwischen Systemkonfigurationen führen.

Abbildung 1: Darstellung eines menschlichen Metallmodells gemäß IEC 61000-4-2/ISO10605

Abbildung 2: Mehrere Simulationsmodelle von IEC61000-4-2-Pistolen-„Emulatoren“

Abbildung 3: Gesamtenergie verschiedener Pistolenmodelle, abgegeben an 2 Ohm

Andere Formen sehr häufiger und destruktiver oder störender idealer ESD-Entladungsmodelle sind in der Praxis wahrscheinlich, wie z. B. Kabelentladungsereignisse (CDE) und geladene Platinenereignisse (CBE), die bei gleichen Ladespannungen (höherem Strom) weitaus zerstörerischer für Halbleiter sein können und schnellere Anstiegszeit) und kann in einer anderen Anwendung als HMM/IEC häufiger auftreten. Während es enge Korrelationen zwischen energiebedingten Ausfällen von Komponenten bei Transmission Line Pulser (TLP)- und IEC-Tests gibt (siehe Besse, Boselli und Smedes), gibt es große Unterschiede bei den CDE- und CBE-Bedingungen, Fehlermodi und -niveaus.

Wie geht ein Designer mit so viel Unsicherheit um?!?

Glücklicherweise gibt es auf dieser Insel der Misfit-ESD-Spielzeuge einen Brückenkopf der Vernunft. Systemeffizientes ESD-Design (SEED) oder SEED-Co-Design (siehe Gossner et al.) nutzt die Knotensimulation von Schutzgeräten, die mit den Geräten interagieren, die sie in einem System schützen sollen. Dies stellt ein virtuelles Charakterisierungslabor bereit, in dem verschiedene Schutzsysteme unter wiederholbaren Einstellungen zumindest quantifizierbar hinsichtlich ihrer Robustheit verglichen werden können. Durch Laborverifizierung und -validierung ist es auch möglich, diese Ergebnisse mit einem Mindestschwellenwert für Robustheit sowohl in der IEC 61000-4-2-Tabelle als auch im Feld zu verknüpfen.

Bestehende Einschränkungen für das ESD-Design

Die Analyse des Designs von Schutzschaltungen erster Ordnung basiert häufig auf Datenblattparametern von Transientenspannungsunterdrückern (TVS), wie ESD-Bewertungen (VESD, Robustheitsbewertung nach IEC61000-4-2 usw.) und Klemmspannung (VCLAMP usw.). Diese Parameter werden jedoch normalerweise unter einer Bedingung getestet, die sie in einer Schaltung niemals sehen werden: von selbst!

Da TVS-Geräte (hier als zu testende Geräte oder DUT bezeichnet) immer in einen Stromkreis eingebunden sind, um Schlagenergie von einem zu schützenden Gerät (DUP) abzuleiten, führt die tatsächliche Klemmspannung am TVS zu einer Spannung am geschützten Gerät Gerät (VDUP) während eines Streiks, der nicht mit dem übereinstimmt, was im TVS-Datenblatt versprochen wird. Der vom Prüfling abgeleitete Strom (ISHUNT) beträgt nicht 100 % und der Fehlerstrom in das geschützte Gerät (IRESIDUAL) beträgt ebenfalls nicht 0 % (siehe Abbildung 4).

Abbildung 4: Tatsächlicher Stromrekonstruktionsscan des Fehlerstrompfads nach der TVS-Klemme (DUT) und dem zu schützenden ASIC (DUP)

Die Modellierung dieser Wechselwirkung zweiter Ordnung umfasst die Stromaufteilung und elektrische Verzögerung zwischen diesen beiden dynamischen Geräten nach dem Kirchhoffschen Stromgesetz (KCL) sowie die maximalen Strom-, Spannungs-, Leistungs- und Energiegrenzen, die latente oder dauerhafte Schäden im DUT oder DUP verursachen können ( oder sogar in den PCB-Leiterbahnen selbst, wenn die Impulse ausreichend energiereich sind). Die meisten heute verfügbaren Geräte-IBIS- oder SPICE-Modelle liefern Informationen über „Klemmgeräte“ in Geräte-I/Os, aber diese Elemente sollten Signalintegritätsprobleme wie Überschwingen und Klingeln innerhalb von 5–10 % über und unter VDD und VSS modellieren. ESD/EOS erreicht Einspeisepegel, die das 1000-fache oder mehr betragen, als in IBIS- oder SPICE-Modellen vorgesehen ist, die ausschließlich zur Signalintegritätssimulation gedacht sind, und während Simulatoren diese Modelle gerne (und wahrscheinlich ungenau) auf +/- 50 Ampere Spitze für eine 4-mA-Klemme extrapolieren, Es gibt keine Informationen darüber, wann das Gerät ausfällt und wie es sich auf dem Weg dorthin und darüber hinaus verhält.

Bei aussagekräftigen Gerätemodellen im ESD/EOS-Bereich liefert diese Näherungsstufe bessere Schätzungen der Robustheit auf Systemebene für einen gegebenen leitungsgebundenen oder Kontaktimpuls, der an einen gegebenen Knoten für die spezifischen Geräte angelegt wird. Soft Errors, Systemstörungen, sekundäre Entladungen oder eingekoppelte Impulse in benachbarte Leiter und Geräte werden jedoch immer noch nicht unbedingt berücksichtigt.

Die Modellierung dritter Ordnung versucht, die gesamte 3D-Systembaugruppe zu virtualisieren und die durch die Maxwell-Gleichungen vorhergesagten Aggressor-E- und B-Feld-Wechselwirkungen zu lösen. Angesichts der enormen Menge an präzisen physikalischen und elektrischen Modelleingaben, die erforderlich sind, kann dies theoretisch die vollständigste und genaueste Darstellung eines ESD/EOS-Einschlags in einem System liefern. Außerdem ist es äußerst schwierig und zeitaufwändig, eine aussagekräftige Darstellung des Systems zusammenzustellen. Während elegante und teure 3D-Feldlöser im Handel erhältlich und äußerst leistungsstark sind, können sie angesichts des Mangels an genauen elektrischen ESD-Modellen für Geräte auch enorme Mengen an „Müll rein, Müll raus“ erzeugen.

Für die meisten quantitativen „Vergleichs- und Kontrast“-Analysen kann jedoch die Analyse zweiter Ordnung mit genauen Modellen hervorragende Ergebnisse für die „besser oder schlechter“-Analyse zwischen konkurrierenden Schutzlösungen liefern. Es sollte jedoch unter keinen Umständen davon ausgegangen werden, dass eine Simulation alle Fragen beantwortet, noch sollte sie außerhalb ihres begrenzten Bereichs gültiger Eingaben extrapoliert werden. Die Pass/Fail-Kriterien eines Systems werden auf Systemebene definiert.

Beispielsweise kann ein TVS-Gerät stärker und schneller klemmen als ein anderes Gerät. Dieser zusätzliche Shunt-Strom kann unerwünschte Ströme und Anstiegszeiten in die Stromschienen oder die Erde einspeisen und so sekundäre Störungen bei anderen Geräten verursachen. Annahmen außerhalb des Rahmens einer begrenzten Simulation sind nicht unbedingt gültig.

Fragen und Überlegungen zur Simulation und Emulation von ESD-Ereignissen

Im Folgenden finden Sie eine Liste der Punkte, die gelöst werden müssen, bevor Sie sich mit der ESD-Robustheitsanalyse und -Optimierung an der virtuellen Werkbank oder am tatsächlichen Testtisch befassen:

VERWEISE

Jeffrey Dunnihoo ist der Gründer von Pragma Design in Austin, Texas; Spezialisiert auf Schnittstellendesign-Architektur sowie ESD-, EOS- und andere transiente Analysen. Er hat auf von der IEEE EMC Society, der EOS/ESD Association und ISTFA gesponserten Konferenzen Vorträge gehalten und kürzlich gemeinsam mit anderen ESD-Experten ein neues Lehrbuch über die Grundlagen des ESD-Co-Designs verfasst. Er war außerdem Mitwirkender in Industriegruppen und Standardisierungsgremien wie USB, IEEE 802.11, VESA/DisplayPort und dem ESD Industry Council und war Mitglied in Arbeitsgruppen für Systeme und Tests der EOS/ESD Association, Inc. Er ist unter [email protected] erreichbar.

EmulationendIEC 61000-4-2Jeffrey DunnihooQualifikationsimulation

Deine Email-Adresse wird nicht veröffentlicht.

Kommentar

Name*

Email*

Webseite

Speichern Sie meinen Namen, meine E-Mail-Adresse und meine Website in diesem Browser für den nächsten Kommentar.

D